www.pudn.com > ep1c6_12_1_2_moto.rar > STEP_A.PIN
-- Copyright (C) 1991-2004 Altera Corporation -- Any megafunction design, and related netlist (encrypted or decrypted), -- support information, device programming or simulation file, and any other -- associated documentation or information provided by Altera or a partner -- under Altera's Megafunction Partnership Program may be used only -- to program PLD devices (but not masked PLD devices) from Altera. Any -- other use of such megafunction design, netlist, support information, -- device programming or simulation file, or any other related documentation -- or information is prohibited for any other purpose, including, but not -- limited to modification, reverse engineering, de-compiling, or use with -- any other silicon devices, unless such use is explicitly licensed under -- a separate agreement with Altera or a megafunction partner. Title to the -- intellectual property, including patents, copyrights, trademarks, trade -- secrets, or maskworks, embodied in any such megafunction design, netlist, -- support information, device programming or simulation file, or any other -- related documentation or information provided by Altera or a megafunction -- partner, remains with Altera, the megafunction partner, or their respective -- licensors. No other licenses, including any licenses needed under any third -- party's intellectual property, are provided herein. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.5V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 4: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. This pin can either be left unconnected or -- connected to GND. Connecting this pin to GND will improve the -- device's immunity to noise. --------------------------------------------------------------------------------- Quartus II Version 4.1 Build 181 06/29/2004 SJ Full Version CHIP "step_a" ASSIGNED TO AN: EP1C6Q240C8 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- GND* : 1 : : : : 1 : GND* : 2 : : : : 1 : GND* : 3 : : : : 1 : GND* : 4 : : : : 1 : GND* : 5 : : : : 1 : GND* : 6 : : : : 1 : GND* : 7 : : : : 1 : GND* : 8 : : : : 1 : VCCIO1 : 9 : power : : 3.3V : 1 : GND : 10 : gnd : : : 1 : GND* : 11 : : : : 1 : GND* : 12 : : : : 1 : D[0] : 13 : output : LVTTL : : 1 : Y D[1] : 14 : output : LVTTL : : 1 : Y D[2] : 15 : output : LVTTL : : 1 : Y D[3] : 16 : output : LVTTL : : 1 : Y D[4] : 17 : output : LVTTL : : 1 : Y D[5] : 18 : output : LVTTL : : 1 : Y D[6] : 19 : output : LVTTL : : 1 : Y D[7] : 20 : output : LVTTL : : 1 : Y D[8] : 21 : output : LVTTL : : 1 : Y VCCIO1 : 22 : power : : 3.3V : 1 : GND* : 23 : : : : 1 : ~nCSO~ / GND* : 24 : output : LVTTL : : 1 : N DATA0 : 25 : input : : : 1 : nCONFIG : 26 : : : : 1 : VCCA_PLL1 : 27 : power : : 1.5V : 1 : clk0 : 28 : input : LVTTL : : 1 : Y GND+ : 29 : : : : 1 : GNDA_PLL1 : 30 : gnd : : : 1 : GNDG_PLL1 : 31 : gnd : : : 1 : nCEO : 32 : : : : 1 : nCE : 33 : : : : 1 : MSEL0 : 34 : : : : 1 : MSEL1 : 35 : : : : 1 : DCLK : 36 : bidir : : : 1 : ~ASDO~ / GND* : 37 : output : LVTTL : : 1 : N GND* : 38 : : : : 1 : GND* : 39 : : : : 1 : GND : 40 : gnd : : : 1 : D[9] : 41 : output : LVTTL : : 1 : Y GND* : 42 : : : : 1 : GND* : 43 : : : : 1 : GND* : 44 : : : : 1 : GND* : 45 : : : : 1 : GND* : 46 : : : : 1 : GND* : 47 : : : : 1 : GND* : 48 : : : : 1 : GND* : 49 : : : : 1 : GND* : 50 : : : : 1 : VCCIO1 : 51 : power : : 3.3V : 1 : GND : 52 : gnd : : : 1 : GND* : 53 : : : : 1 : GND* : 54 : : : : 1 : GND* : 55 : : : : 1 : GND* : 56 : : : : 1 : GND* : 57 : : : : 1 : GND* : 58 : : : : 1 : GND* : 59 : : : : 1 : GND* : 60 : : : : 1 : GND* : 61 : : : : 4 : GND* : 62 : : : : 4 : GND* : 63 : : : : 4 : GND* : 64 : : : : 4 : GND* : 65 : : : : 4 : GND* : 66 : : : : 4 : GND* : 67 : : : : 4 : GND* : 68 : : : : 4 : GND : 69 : gnd : : : 1 : VCCIO4 : 70 : power : : 3.3V : 4 : GND : 71 : gnd : : : 1 : VCCINT : 72 : power : : 1.5V : : GND* : 73 : : : : 4 : GND* : 74 : : : : 4 : GND* : 75 : : : : 4 : GND* : 76 : : : : 4 : GND* : 77 : : : : 4 : GND* : 78 : : : : 4 : GND* : 79 : : : : 4 : GND* : 80 : : : : 4 : GND* : 81 : : : : 4 : GND* : 82 : : : : 4 : GND* : 83 : : : : 4 : GND* : 84 : : : : 4 : GND* : 85 : : : : 4 : GND* : 86 : : : : 4 : GND* : 87 : : : : 4 : GND* : 88 : : : : 4 : GND : 89 : gnd : : : 1 : VCCINT : 90 : power : : 1.5V : : GND : 91 : gnd : : : 1 : VCCIO4 : 92 : power : : 3.3V : 4 : GND* : 93 : : : : 4 : GND* : 94 : : : : 4 : GND* : 95 : : : : 4 : GND* : 96 : : : : 4 : GND* : 97 : : : : 4 : GND* : 98 : : : : 4 : GND* : 99 : : : : 4 : GND* : 100 : : : : 4 : GND* : 101 : : : : 4 : GND* : 102 : : : : 4 : GND* : 103 : : : : 4 : GND* : 104 : : : : 4 : GND* : 105 : : : : 4 : GND* : 106 : : : : 4 : GND* : 107 : : : : 4 : GND* : 108 : : : : 4 : GND : 109 : gnd : : : 1 : VCCINT : 110 : power : : 1.5V : : GND : 111 : gnd : : : 1 : VCCIO4 : 112 : power : : 3.3V : 4 : GND* : 113 : : : : 4 : GND* : 114 : : : : 4 : GND* : 115 : : : : 4 : GND* : 116 : : : : 4 : GND* : 117 : : : : 4 : GND* : 118 : : : : 4 : GND* : 119 : : : : 4 : GND* : 120 : : : : 4 : GND* : 121 : : : : 3 : GND* : 122 : : : : 3 : GND* : 123 : : : : 3 : GND* : 124 : : : : 3 : GND* : 125 : : : : 3 : GND* : 126 : : : : 3 : GND* : 127 : : : : 3 : D[10] : 128 : output : LVTTL : : 3 : Y GND : 129 : gnd : : : 1 : VCCIO3 : 130 : power : : 3.3V : 3 : GND* : 131 : : : : 3 : D[11] : 132 : output : LVTTL : : 3 : Y D[12] : 133 : output : LVTTL : : 3 : Y D[13] : 134 : output : LVTTL : : 3 : Y D[14] : 135 : output : LVTTL : : 3 : Y D[15] : 136 : output : LVTTL : : 3 : Y GND* : 137 : : : : 3 : GND* : 138 : : : : 3 : GND* : 139 : : : : 3 : GND* : 140 : : : : 3 : GND* : 141 : : : : 3 : GND : 142 : gnd : : : 1 : GND* : 143 : : : : 3 : GND* : 144 : : : : 3 : CONF_DONE : 145 : : : : 3 : nSTATUS : 146 : : : : 3 : altera_reserved_tck : 147 : input : LVTTL : : 3 : N altera_reserved_tms : 148 : input : LVTTL : : 3 : N altera_reserved_tdo : 149 : output : LVTTL : : 3 : N GNDG_PLL2 : 150 : gnd : : : 1 : GNDA_PLL2 : 151 : gnd : : : 1 : clk5 : 152 : input : LVTTL : : 3 : Y GND+ : 153 : : : : 3 : VCCA_PLL2 : 154 : power : : 1.5V : 1 : altera_reserved_tdi : 155 : input : LVTTL : : 3 : N GND* : 156 : : : : 3 : VCCIO3 : 157 : power : : 3.3V : 3 : GND* : 158 : : : : 3 : GND* : 159 : : : : 3 : GND* : 160 : : : : 3 : DLED[0] : 161 : output : LVTTL : : 3 : Y DLED[1] : 162 : output : LVTTL : : 3 : Y GND* : 163 : : : : 3 : GND* : 164 : : : : 3 : GND* : 165 : : : : 3 : GND* : 166 : : : : 3 : GND* : 167 : : : : 3 : GND* : 168 : : : : 3 : GND* : 169 : : : : 3 : GND* : 170 : : : : 3 : GND : 171 : gnd : : : 1 : VCCIO3 : 172 : power : : 3.3V : 3 : GND* : 173 : : : : 3 : GND* : 174 : : : : 3 : GND* : 175 : : : : 3 : GND* : 176 : : : : 3 : GND* : 177 : : : : 3 : GND* : 178 : : : : 3 : GND* : 179 : : : : 3 : GND* : 180 : : : : 3 : GND* : 181 : : : : 2 : GND* : 182 : : : : 2 : GND* : 183 : : : : 2 : GND* : 184 : : : : 2 : GND* : 185 : : : : 2 : GND* : 186 : : : : 2 : GND* : 187 : : : : 2 : GND* : 188 : : : : 2 : VCCIO2 : 189 : power : : 3.3V : 2 : GND : 190 : gnd : : : 1 : VCCINT : 191 : power : : 1.5V : : GND : 192 : gnd : : : 1 : GND* : 193 : : : : 2 : GND* : 194 : : : : 2 : GND* : 195 : : : : 2 : GND* : 196 : : : : 2 : GND* : 197 : : : : 2 : GND* : 198 : : : : 2 : GND* : 199 : : : : 2 : GND* : 200 : : : : 2 : GND* : 201 : : : : 2 : GND* : 202 : : : : 2 : GND* : 203 : : : : 2 : GND* : 204 : : : : 2 : GND* : 205 : : : : 2 : GND* : 206 : : : : 2 : GND* : 207 : : : : 2 : GND* : 208 : : : : 2 : VCCIO2 : 209 : power : : 3.3V : 2 : GND : 210 : gnd : : : 1 : VCCINT : 211 : power : : 1.5V : : GND : 212 : gnd : : : 1 : GND* : 213 : : : : 2 : GND* : 214 : : : : 2 : GND* : 215 : : : : 2 : GND* : 216 : : : : 2 : GND* : 217 : : : : 2 : CNTT : 218 : input : LVTTL : : 2 : Y Y[0] : 219 : output : LVTTL : : 2 : Y cntout : 220 : output : LVTTL : : 2 : N GND* : 221 : : : : 2 : Y[1] : 222 : output : LVTTL : : 2 : Y Y[2] : 223 : output : LVTTL : : 2 : Y Y[3] : 224 : output : LVTTL : : 2 : Y F : 225 : output : LVTTL : : 2 : Y Z : 226 : output : LVTTL : : 2 : Y COUT : 227 : output : LVTTL : : 2 : N GND* : 228 : : : : 2 : VCCINT : 229 : power : : 1.5V : : GND : 230 : gnd : : : 1 : VCCIO2 : 231 : power : : 3.3V : 2 : GND : 232 : gnd : : : 1 : Z_F : 233 : input : LVTTL : : 2 : Y D_STP : 234 : input : LVTTL : : 2 : Y GND* : 235 : : : : 2 : GND* : 236 : : : : 2 : GND* : 237 : : : : 2 : GND* : 238 : : : : 2 : S : 239 : input : LVTTL : : 2 : Y u_d : 240 : input : LVTTL : : 2 : Y