www.pudn.com > multiprocessor.rar > multiprocessor.pin
-- Copyright (C) 1991-2007 Altera Corporation -- Your use of Altera Corporation's design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- applicable agreement for further details. -- -- This is a Quartus II output file. It is for reporting purposes only, and is -- not intended for use as a Quartus II input file. This file cannot be used -- to make Quartus II pin assignments - for instructions on how to make pin -- assignments, please see Quartus II help. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- NC : No Connect. This pin has no internal connection to the device. -- DNU : Do Not Use. This pin MUST NOT be connected. -- VCCPGM : Dedicated power pin for configuration, which MUST be connected to 1.8V, 2.5V or 3.0V depending on the needs of the configuration device. -- VCCINT : Dedicated power pin, which MUST be connected to VCC (1.2V). -- VCCIO : Dedicated power pin, which MUST be connected to VCC -- of its bank. -- Bank 1: 3.3V -- Bank 2: 3.3V -- Bank 3: 3.3V -- Bank 4: 3.3V -- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND. -- It can also be used to report unused dedicated pins. The connection -- on the board for unused dedicated pins depends on whether this will -- be used in a future design. One example is device migration. When -- using device migration, refer to the device pin-tables. If it is a -- GND pin in the pin table or if it will not be used in a future design -- for another purpose the it MUST be connected to GND. If it is an unused -- dedicated pin, then it can be connected to a valid signal on the board -- (low, high, or toggling) if that signal is required for a different -- revision of the design. -- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins. -- This pin should be connected to GND. It may also be connected to a -- valid signal on the board (low, high, or toggling) if that signal -- is required for a different revision of the design. -- GND* : Unused I/O pin. For transceiver I/O banks (Bank 13, 14, 15, 16 and 17), -- connect each pin marked GND* either individually through a 10 kohm resistor -- to GND or tie all pins together and connect through a single 10 kohm resistor -- to GND. -- For non-transceiver I/O banks, connect each pin marked GND* directly to GND -- or leave it unconnected. -- RESERVED : Unused I/O pin, which MUST be left unconnected. -- RESERVED_INPUT : Pin is tri-stated and should be connected to the board. -- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor. -- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry. -- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high. --------------------------------------------------------------------------------- --------------------------------------------------------------------------------- -- Pin directions (input, output or bidir) are based on device operating in user mode. --------------------------------------------------------------------------------- Quartus II Version 7.2 Build 175 11/20/2007 Service Pack 1 SJ Full Version CHIP "multiprocessor" ASSIGNED TO AN: EP2C8Q208C8 Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment ------------------------------------------------------------------------------------------------------------- ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 1 : input : 3.3-V LVTTL : : 1 : N ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP : 2 : input : 3.3-V LVTTL : : 1 : N led_1[0] : 3 : output : 3.3-V LVTTL : : 1 : Y led_1[1] : 4 : output : 3.3-V LVTTL : : 1 : Y led_2[1] : 5 : output : 3.3-V LVTTL : : 1 : Y led_2[0] : 6 : output : 3.3-V LVTTL : : 1 : Y VCCIO1 : 7 : power : : 3.3V : 1 : RESERVED_INPUT : 8 : : : : 1 : GND : 9 : gnd : : : : flash_addr[22] : 10 : output : 3.3-V LVTTL : : 1 : Y flash_addr[21] : 11 : output : 3.3-V LVTTL : : 1 : Y flash_addr[20] : 12 : output : 3.3-V LVTTL : : 1 : Y flash_addr[19] : 13 : output : 3.3-V LVTTL : : 1 : Y flash_addr[18] : 14 : output : 3.3-V LVTTL : : 1 : Y RESERVED_INPUT : 15 : : : : 1 : altera_reserved_tdo : 16 : output : 3.3-V LVTTL : : 1 : N altera_reserved_tms : 17 : input : 3.3-V LVTTL : : 1 : N altera_reserved_tck : 18 : input : 3.3-V LVTTL : : 1 : N altera_reserved_tdi : 19 : input : 3.3-V LVTTL : : 1 : N DATA0 : 20 : input : : : 1 : DCLK : 21 : : : : 1 : nCE : 22 : : : : 1 : clk : 23 : input : 3.3-V LVTTL : : 1 : Y GND+ : 24 : : : : 1 : GND : 25 : gnd : : : : nCONFIG : 26 : : : : 1 : GND+ : 27 : : : : 1 : GND+ : 28 : : : : 1 : VCCIO1 : 29 : power : : 3.3V : 1 : sd_data[1] : 30 : bidir : 3.3-V LVTTL : : 1 : Y sd_data[0] : 31 : bidir : 3.3-V LVTTL : : 1 : Y VCCINT : 32 : power : : 1.2V : : sd_data[2] : 33 : bidir : 3.3-V LVTTL : : 1 : Y sd_data[4] : 34 : bidir : 3.3-V LVTTL : : 1 : Y sd_data[3] : 35 : bidir : 3.3-V LVTTL : : 1 : Y GND : 36 : gnd : : : : sd_data[5] : 37 : bidir : 3.3-V LVTTL : : 1 : Y GND : 38 : gnd : : : : sd_data[6] : 39 : bidir : 3.3-V LVTTL : : 1 : Y sd_dqm[0] : 40 : output : 3.3-V LVTTL : : 1 : Y sd_data[7] : 41 : bidir : 3.3-V LVTTL : : 1 : Y VCCIO1 : 42 : power : : 3.3V : 1 : sd_cas : 43 : output : 3.3-V LVTTL : : 1 : Y sd_we : 44 : output : 3.3-V LVTTL : : 1 : Y sd_data[13] : 45 : bidir : 3.3-V LVTTL : : 1 : Y sd_ras : 46 : output : 3.3-V LVTTL : : 1 : Y sd_data[15] : 47 : bidir : 3.3-V LVTTL : : 1 : Y sd_data[14] : 48 : bidir : 3.3-V LVTTL : : 1 : Y GND : 49 : gnd : : : : GND_PLL1 : 50 : gnd : : : : VCCD_PLL1 : 51 : power : : 1.2V : : GND_PLL1 : 52 : gnd : : : : VCCA_PLL1 : 53 : power : : 1.2V : : GNDA_PLL1 : 54 : gnd : : : : GND : 55 : gnd : : : : reset : 56 : input : 3.3-V LVTTL : : 4 : Y sd_data[12] : 57 : bidir : 3.3-V LVTTL : : 4 : Y sd_data[11] : 58 : bidir : 3.3-V LVTTL : : 4 : Y sd_data[10] : 59 : bidir : 3.3-V LVTTL : : 4 : Y sd_data[9] : 60 : bidir : 3.3-V LVTTL : : 4 : Y sd_dqm[1] : 61 : output : 3.3-V LVTTL : : 4 : Y VCCIO4 : 62 : power : : 3.3V : 4 : sd_cke : 63 : output : 3.3-V LVTTL : : 4 : Y sd_clk : 64 : output : 3.3-V LVTTL : : 4 : Y GND : 65 : gnd : : : : VCCINT : 66 : power : : 1.2V : : sd_addr[7] : 67 : output : 3.3-V LVTTL : : 4 : Y sd_addr[6] : 68 : output : 3.3-V LVTTL : : 4 : Y sd_addr[5] : 69 : output : 3.3-V LVTTL : : 4 : Y sd_addr[4] : 70 : output : 3.3-V LVTTL : : 4 : Y VCCIO4 : 71 : power : : 3.3V : 4 : sd_addr[8] : 72 : output : 3.3-V LVTTL : : 4 : Y GND : 73 : gnd : : : : sd_addr[11] : 74 : output : 3.3-V LVTTL : : 4 : Y sd_addr[9] : 75 : output : 3.3-V LVTTL : : 4 : Y sd_cs : 76 : output : 3.3-V LVTTL : : 4 : Y sd_data[8] : 77 : bidir : 3.3-V LVTTL : : 4 : Y GND : 78 : gnd : : : : VCCINT : 79 : power : : 1.2V : : sd_ba[1] : 80 : output : 3.3-V LVTTL : : 4 : Y sd_ba[0] : 81 : output : 3.3-V LVTTL : : 4 : Y sd_addr[0] : 82 : output : 3.3-V LVTTL : : 4 : Y VCCIO4 : 83 : power : : 3.3V : 4 : sd_addr[10] : 84 : output : 3.3-V LVTTL : : 4 : Y GND : 85 : gnd : : : : sd_addr[1] : 86 : output : 3.3-V LVTTL : : 4 : Y sd_addr[3] : 87 : output : 3.3-V LVTTL : : 4 : Y sd_addr[2] : 88 : output : 3.3-V LVTTL : : 4 : Y RESERVED_INPUT : 89 : : : : 4 : RESERVED_INPUT : 90 : : : : 4 : VCCIO4 : 91 : power : : 3.3V : 4 : RESERVED_INPUT : 92 : : : : 4 : GND : 93 : gnd : : : : RESERVED_INPUT : 94 : : : : 4 : RESERVED_INPUT : 95 : : : : 4 : RESERVED_INPUT : 96 : : : : 4 : RESERVED_INPUT : 97 : : : : 4 : VCCIO4 : 98 : power : : 3.3V : 4 : RESERVED_INPUT : 99 : : : : 4 : GND : 100 : gnd : : : : RESERVED_INPUT : 101 : : : : 4 : RESERVED_INPUT : 102 : : : : 4 : RESERVED_INPUT : 103 : : : : 4 : RESERVED_INPUT : 104 : : : : 4 : RESERVED_INPUT : 105 : : : : 3 : RESERVED_INPUT : 106 : : : : 3 : RESERVED_INPUT : 107 : : : : 3 : RESERVED_INPUT : 108 : : : : 3 : VCCIO3 : 109 : power : : 3.3V : 3 : RESERVED_INPUT : 110 : : : : 3 : GND : 111 : gnd : : : : RESERVED_INPUT : 112 : : : : 3 : RESERVED_INPUT : 113 : : : : 3 : RESERVED_INPUT : 114 : : : : 3 : RESERVED_INPUT : 115 : : : : 3 : RESERVED_INPUT : 116 : : : : 3 : RESERVED_INPUT : 117 : : : : 3 : RESERVED_INPUT : 118 : : : : 3 : GND : 119 : gnd : : : : VCCINT : 120 : power : : 1.2V : : nSTATUS : 121 : : : : 3 : VCCIO3 : 122 : power : : 3.3V : 3 : CONF_DONE : 123 : : : : 3 : GND : 124 : gnd : : : : MSEL1 : 125 : : : : 3 : MSEL0 : 126 : : : : 3 : RESERVED_INPUT : 127 : : : : 3 : RESERVED_INPUT : 128 : : : : 3 : GND+ : 129 : : : : 3 : GND+ : 130 : : : : 3 : GND+ : 131 : : : : 3 : GND+ : 132 : : : : 3 : RESERVED_INPUT : 133 : : : : 3 : RESERVED_INPUT : 134 : : : : 3 : RESERVED_INPUT : 135 : : : : 3 : VCCIO3 : 136 : power : : 3.3V : 3 : RESERVED_INPUT : 137 : : : : 3 : RESERVED_INPUT : 138 : : : : 3 : RESERVED_INPUT : 139 : : : : 3 : GND : 140 : gnd : : : : RESERVED_INPUT : 141 : : : : 3 : RESERVED_INPUT : 142 : : : : 3 : RESERVED_INPUT : 143 : : : : 3 : RESERVED_INPUT : 144 : : : : 3 : RESERVED_INPUT : 145 : : : : 3 : RESERVED_INPUT : 146 : : : : 3 : RESERVED_INPUT : 147 : : : : 3 : VCCIO3 : 148 : power : : 3.3V : 3 : RESERVED_INPUT : 149 : : : : 3 : RESERVED_INPUT : 150 : : : : 3 : RESERVED_INPUT : 151 : : : : 3 : RESERVED_INPUT : 152 : : : : 3 : GND : 153 : gnd : : : : GND_PLL2 : 154 : gnd : : : : VCCD_PLL2 : 155 : power : : 1.2V : : GND_PLL2 : 156 : gnd : : : : VCCA_PLL2 : 157 : power : : 1.2V : : GNDA_PLL2 : 158 : gnd : : : : GND : 159 : gnd : : : : RESERVED_INPUT : 160 : : : : 2 : RESERVED_INPUT : 161 : : : : 2 : RESERVED_INPUT : 162 : : : : 2 : RESERVED_INPUT : 163 : : : : 2 : RESERVED_INPUT : 164 : : : : 2 : FLASH_WE : 165 : output : 3.3-V LVTTL : : 2 : Y VCCIO2 : 166 : power : : 3.3V : 2 : GND : 167 : gnd : : : : FLASH_OE : 168 : output : 3.3-V LVTTL : : 2 : Y flash_dq[7] : 169 : bidir : 3.3-V LVTTL : : 2 : Y flash_dq[6] : 170 : bidir : 3.3-V LVTTL : : 2 : Y flash_dq[5] : 171 : bidir : 3.3-V LVTTL : : 2 : Y VCCIO2 : 172 : power : : 3.3V : 2 : flash_dq[4] : 173 : bidir : 3.3-V LVTTL : : 2 : Y GND : 174 : gnd : : : : flash_dq[3] : 175 : bidir : 3.3-V LVTTL : : 2 : Y flash_dq[2] : 176 : bidir : 3.3-V LVTTL : : 2 : Y GND : 177 : gnd : : : : VCCINT : 178 : power : : 1.2V : : flash_dq[1] : 179 : bidir : 3.3-V LVTTL : : 2 : Y flash_dq[0] : 180 : bidir : 3.3-V LVTTL : : 2 : Y flash_addr[0] : 181 : output : 3.3-V LVTTL : : 2 : Y RESERVED_INPUT : 182 : : : : 2 : VCCIO2 : 183 : power : : 3.3V : 2 : GND : 184 : gnd : : : : flash_addr[7] : 185 : output : 3.3-V LVTTL : : 2 : Y GND : 186 : gnd : : : : flash_addr[6] : 187 : output : 3.3-V LVTTL : : 2 : Y flash_addr[5] : 188 : output : 3.3-V LVTTL : : 2 : Y flash_addr[4] : 189 : output : 3.3-V LVTTL : : 2 : Y VCCINT : 190 : power : : 1.2V : : flash_addr[3] : 191 : output : 3.3-V LVTTL : : 2 : Y flash_addr[2] : 192 : output : 3.3-V LVTTL : : 2 : Y flash_addr[1] : 193 : output : 3.3-V LVTTL : : 2 : Y VCCIO2 : 194 : power : : 3.3V : 2 : flash_addr[9] : 195 : output : 3.3-V LVTTL : : 2 : Y GND : 196 : gnd : : : : flash_addr[8] : 197 : output : 3.3-V LVTTL : : 2 : Y flash_addr[11] : 198 : output : 3.3-V LVTTL : : 2 : Y flash_addr[10] : 199 : output : 3.3-V LVTTL : : 2 : Y flash_addr[12] : 200 : output : 3.3-V LVTTL : : 2 : Y flash_ce : 201 : output : 3.3-V LVTTL : : 2 : Y VCCIO2 : 202 : power : : 3.3V : 2 : flash_addr[14] : 203 : output : 3.3-V LVTTL : : 2 : Y GND : 204 : gnd : : : : flash_addr[13] : 205 : output : 3.3-V LVTTL : : 2 : Y flash_addr[16] : 206 : output : 3.3-V LVTTL : : 2 : Y flash_addr[15] : 207 : output : 3.3-V LVTTL : : 2 : Y flash_addr[17] : 208 : output : 3.3-V LVTTL : : 2 : Y